METHOD FOR MANUFACTURING III-V COMPOUND SEMICONDUCTOR

Patent number:

JP2002025922

Publication date:

2002-01-25

Inventor:

HIGASHIYA MASAHARU; NAGAI HISATAKA

Applicant:

HITACHI CABLE LTD

Classification:

- international:

H01L21/205; C23C16/30; H01L29/201; H01L29/205; H01L21/331; H01L29/73; H01L29/778; H01L21/338;

H01L29/812

- european:

Application number: JP20000211964 20000707


Priority number(s):

Report a data error here

Abstract of JP2002025922

PROBLEM TO BE SOLVED: To provide a method for manufacturing a III-V compound semiconductor which dopes oxygen into a buffer layer to reduce leakage current in pinchoff.

SOLUTION: In the method for manufacturing a III-V compound semiconductor whereby a dopant material, a group III material, a group V material, and dilution gas are supplied onto a heated substrate to grow the buffer layer, oxygen is doped on the buffer layer.



Data supplied from the esp@cenet database - Patent Abstracts of Japan

(19)日本国特許庁 (JP)

(12) 公開特許公報(A)

(11)特許出願公開番号 特開2002-25922

(P2002-25922A)

(43)公開日 平成14年1月25日(2002.1.25)


(51) Int.Cl. ⁷		敞別記号	FΙ			-	テーマコート*(参考)
H01L 2	1/205		H01L	21/20	5	·	4G077
C23C 16	6/30		· C23C				4K030
H01L 2	9/201		H01L	29/20	5		5 F O O 3
2	9/205		C 3 0 B	29/40		502H	5 F O 4 5
21	1/331		H01L	29/200	3		5 F 1 O 2
		審査請求	未請求 請求	は項の数	6 OL	(全 5 頁)	最終頁に続く
(21)出願番号		特願2000-211964(P2000-211964)	(71)出願	人 000	005120		
				日2	2個線株式	会社	
(22)出顧日		平成12年7月7日(2000.7.7)	東京都千代田区大手町一丁目6番1号				
			(72)発明	者 東谷	春 雅 (
				茨坎	線日立市	日高町5丁目	1番1号 日立
				電線	株式会社	日高工場内	
			(72)発明	者 永井	大隆		
				茨坎	誤日立市	百萬町 5 丁目	1番1号 日立
				電線	株式会社	日高工場内	
-			(74)代理。	人 100	116171		
				弁理	建士 川澄	茂	
							最終頁に続く

(54) 【発明の名称】 ΙΙΙ- V 族化合物半導体の製造方法

(57)【要約】

【課題】バッファ層に酸素をドービングしてビンチオフ 時のリーク電流を低減するIII - V族化合物半導体の製 造方法を提供すること。

【解決手段】加熱した基板上にドーパント原料とIII 族原料とV族原料と希釈用ガスとを供給してバッファ層を成長するIII - V族化合物半導体の製造方法において、前記バッファ層に酸素をドーピングしたこと。



【特許請求の範囲】

【請求項1】加熱した基板上にドーパント原料とIII 族 原料とV族原料と希釈用ガスとを供給してバッファ層を 成長するIII - V族化合物半導体の製造方法において、 前記バッファ層に酸素をドーピングすることを特徴とす るIII - V族化合物半導体の製造方法。

【請求項2】酸素はオゾンガスを供給してドーピングす ることを特徴とする請求項1記載のIII -V族化合物半 導体の製造方法。

【請求項3】V族原料としてAsH、、As(CH、) ,、TBA、PH,、TBPの内何れか一つを用いるこ とを特徴とする請求項1記載のIII - V族化合物半導体 の製造方法。

【請求項4】III 族原料としてAl(CH,),、Ga (CH,), In (CH,), Al (CH, C H,), Ga (CH, CH,), In (CH, CH ,) , の内何れか一つ或いは二つを用いることを特徴と する請求項1記載のIII -V族化合物半導体の製造方

【請求項5】希釈用ガスとしてH2、N2、Arの内何 20 れか一つを用いることを特徴とする請求項1記載のIII - V族化合物半導体の製造方法。

【請求項6】バッファ層はGaAs、AlGaAs、I nGaAs, InGaP, AlGaP, InGaAlP の内何れか二つ或いはそれ以上で構成することを特徴と する請求項1記載のIII - V族化合物半導体の製造方 法。

【発明の詳細な説明】

[0001]

【発明の属する技術分野】本発明は、化合物半導体、特 30 にIII - V族化合物半導体の製造方法に関するものであ*

* る。

[0002]

【従来の技術】GaAs (ガリウム砒素)やInGaA s(インジウムガリウム砒素)などのIII – V 族化合物 半導体は、Si(シリコン)半導体に比べて電子移動度 が高いという特徴がある。この特徴を活かして、GaA sやInGaAsは高速動作や高効率動作が要求される デバイスに多く用いられている。代表例として、FET (Field Effect Transistor) が挙げられる。FETは 10 携帯電話などのマイクロ波通信の増幅器に幅広く使用さ れ、その需要はさらに伸び続けている。

2

【0003】図3は、従来のIII -V族化合物半導体の 製造方法に関わり、FETの構造図である。11はコン タクト層、12はチャネル層、13はバッファ層、14 基板である。半絶縁性の基板14上に高抵抗で単層以上 のバッファ層13を結晶成長する。バッファ層13は、 基板14上の残留不純物によるデバイス特性劣化を抑え る働きがある。このバッファ層13の上にチャネル層1 2を結晶成長する。チャネル層 1 2 は、n型不純物がド ーピングされており自由電子を発生させ、発生した自由 電子はこのチャネル層12を流れる。そして、チャネル 層12の上にソース電極やドレイン電極とオーミック接 合するコンククト層11を結晶成長する。なお、これら の結晶成長のことをエピタキシャル成長、結晶成長した 各層をエピタキシャル層と呼ぶ。従って、図3に示した FETは詳しく言えば、FET用エピタキシャルウエハ と呼ぶことが出来る。

【0004】表1はFET用エピタキシャルウエハの構 成例である。

[0005]

【表1】

エピタキシャル個名称	厚さ	キャリア濃度
n+GaAs (コンタクト層)	100 nm	3×10 ¹⁸ cm ⁻³
n-GaAs (チャネル間)	250nm	2× 1 0 ¹⁷ cm ⁻³
i-A10.28GaAs)	100 nm	1×10 ¹⁶ cm ⁻³ 以下
i-GaAs (パッファ層) -	100nm	1×10 ¹⁶ cm ⁻³ 以下
i-Al0.28GaAs	100nm	1×10 ¹⁶ cm ⁻³ 以下
i-GaAs	100nm	1×10 ¹⁵ cm ⁻³ 以下
GaAs基板	-	-

【0006】エピタキシャル層名称の欄にあるnー、i -はエピタキシャル層がそれぞれn型、半絶縁性である ことを示している。厚さの単位はmm(ナノメータ、10 - "m)、キャリア濃度の単位はcm-"である。

【0007】GaAs(ガリウム砒素)基板の上にバッ ファ層として、i-GaAs層を100m、i-Al 。.z.GaAs層を100m、i-GaAs層を100n m、i-Al。...。GaAs層を100nm成長した。すな わち、バッファ層はGaAsの2層とA1GaAsの2 層の合計4層構造に成っている。

40 てn-GaAs層を250nm成長し、その上にコンタク ト層としてn+GaAs層を100m成長した。

【0009】表1で示したFET用エピタキシャルウエ ハの成長方法を以下に述べる。

【0010】エピタキシャル層を成長させる基板をサセ プタと呼ばれる基板保持具にセットし、成長炉内で過熱 する。成長炉内に原料ガスを供給すると、原料ガスが熱 により分解し、基板上にエピタキシャル層が成長され る。原料として、i-GaAs層を成長する場合には、 Ga原料のGa(CH,)」(トリメチルガリウム)と 【0008】そして、バッファ層の上にチャネル層とし 50 As原料のAsH, (アルシン)を基板に供給する。な

お、Ga原料として他にGa(CH, CH,),(トリ エチルガリウム)がある。AS原料として他にAS(C H,), (トリメチル砒素)、TBA (ターシャリブチ ルアルシン)がある。

【0011】i-Al。...。GaAs層を成長する場合に は、Ga(CH,),、AsH,及びA1原料のA1 (CH、)、(トリメチルアルミニウム)を基板に供給 する。なお、AI原料として他にAI(CH, CH,) , (トリエチルアルミニウム) がある。また、Alo.28 GaAsとは、 $Al_{o,2}$, $Ga_{o,7}$, As を略したものであ 10 、),の内何れか一つ或いは二つを用いた。 り、A1とGaの比が0.28:0.72であることを 意味する。

【0012】n-GaAs層を成長する場合には、Ga (CH,), AsH,及びn型ドーパントを基板に供 給する。n型ドーパントの元素としてはSiやSe(セ レン)がある。Si原料としてはSiH。(モノシラ ン)、Si、H。(ジシラン)がある。Se原料として はH、Se(セレン化水素)がある。

[0013]

物半導体の製造方法には以下に示す問題点があった。

【0014】FETデバイスの特性として、ゲート電極 16からある電圧を印加するとチャネル層 12に空乏層 が生じ、ソース電極15とドレイン電極17間の電流が 遮断される。この現象をピンチオフ効果(或いは、単に ピンチオフ)と言う。しかしながら、パッファ層13は 基板14との界面にある不純物特に、n型不純物の拡散 の影響を受けているため、ピンチオフにした時にもバフ ァ層13を介して電流がリークするという問題があっ た。

【0015】図2は、リーク電流発生の説明図である。 15はソース電極、16はゲート電極、17はドレイン 電極である。上述した事柄を模式的に示した。つまり、 界面にあるn型不純物が活性化してバッファ層13を自 由電子が流れるようになり、この自由電子の流れがリー ク電流となる。リーク電流が生じるとFETデバイスの 特性が低下する。

【0016】リーク電流を低減するためには、バッファ 層13に酸素をドーピングしてn型不純物の活性化を阻 止することが有効であるが、従来技術ではバッファ層 1 3に酸素をドーピングする方法が無かった。

【0017】従って本発明の目的は、前記した従来技術 の欠点を解消し、バッファ層に酸素をドープピングして ピンチオフ時のリーク電流を低減するIII - V族化合物 半導体の製造方法を提供することにある。

[0018]

【課題を解決するための手段】本発明は上記の目的を実 現するため、加熱した基板上にドーパント原料とIII族 原料とV族原料と希釈用ガスとを供給してバッファ層を 成長するIII - V族化合物半導体の製造方法において、

前記バッファ層に酸素をドーピングした。

【0019】酸素はオゾンガスを供給してドーピングし た。

【0020】V族原料としては、AsH,、As(CH ,),、TBA、PH,、TBPの内何れか一つを用い

【0021】III 族原料としては、A1(CH,),、 Ga (CH,), In (CH,), Al (CH, C H₂), Ga (CH, CH₂), In (CH, CH

【0022】希釈用ガスとしては、H,、N,、Arの 内何れか一つを用いた。

【0023】バッファ層は、GaAs、AIGaAs、 InGaAs, InGaP, AlGaP, InGaAl Pの内何れか二つ或いはそれ以上で構成した。 [0024]

【発明の実施の形態】発明の実施の形態を以下、図面に 基づいて詳述する。

【0025】表1で示したFET用エピタキシャルウエ 【発明が解決しようとする課題】従来のIII -V族化合 20 ハを本発明のIII -V族化合物半導体の成長方法にて製 作した。エピタキシャル層を成長させる基板をサセプタ と呼ばれる基板保持具にセットして、成長炉内で700 ℃に過熱した。成長炉内圧力は70Torr、希釈用ガスと して水素を用いた。基板にはGaAsを用いた。

> 【0026】i-GaAs層の成長には、Ga原料のG a(CH、)、(トリメチルガリウム)とAs原料のA sH、(アルシン)に加えてO、(オゾン)を使用し た。Ga (CH,), の流量は12.64cm /分、A s H, の流量は255 cm³ /分である。O, はバッファ 30 層中の酸素濃度が1×1016~1018の範囲となるよう に供給した。

【0027】i-Alora。GaAs層の成長には、Ga (CH,), AsH,及びAl原料のAl(CH,) 』(トリメチルアルミニウム)に加えて、O』を使用し た。Ga(CH,),の流量は5.23cm³/分、As H, の流量は554cm³/分、A1(CH,), の流量 は0.81cm³ /分である。O,はi-GaAs層の成 長と同様にバッファ層中の酸素濃度が1×1016~10 10の範囲となるように供給した。

【0028】n-GaAs層の成長には、i-GaAs 層の成長に使用したGa(CH,),、AsH,に加え **てSi, H。を用いた。Si, H。の流量は1.16×** 10-3cm /分である。Si, H。以外はi-GaAs 層の成長の場合と同じである。

【0029】n+GaAs層の成長には、i-GaAs 層の成長に使用したGa(CH,),、A1(CH,) ,、AsH, に加えてSi, H。を使用した。Si, H 。の流量は6.73×10-3cm3/分である。Si、H 。以外の流量はi-GaAs層の成長の場合と同じであ

50

5

【0030】図1は、上記の条件で成長したFETのバ ッファ層内の酸素濃度とリーク電流の関係を示した特性 図である。横軸はバッファ層内の酸素濃度(m-1)、縦 軸はリーク電流 (μΑ) である。酸素濃度がゼロ (オゾ ンなし)とは、従来の製造方法により製造したFETに ついて示す。酸素濃度が1×10¹⁵~10¹⁸ (cm⁻³)の 時に、リーク電流の低減量が最大となることが分かる。 【0031】図2は、本発明のIII - V族化合物半導体 の製造方法の一実施例に関わり、リーク電流の説明図で ある。従来技術及び本発明により得られたFETのリー ク電流を比較している。従来技術によるFETはピンチ オフ時のリーク電流は250 µAであったが、本発明に よるFETは30µAと、約88%の低減を達成した。 リーク電流の低減により、このFETを用いた機器の消 費電力を少なくすることが可能になる。さらに、V族原 料ガスであるAsH,の使用量も低減することが期待で きる。

【0032】なお、本発明はFETのバッファ層に酸素をドーピングしてリーク電流を低減することについて述べたが、HEMT(High Electron Mobility Transisto 20 r)、HBT(Heterojunction Bipolar Transistor)のバッファ層に酸素をドーピングすることによってもリーク電流を低減することが出来る。また、実施例の範囲に限らず、請求項3~6に列挙した何れのIII 族原料、V族原料、希釈用ガス、バッファ層を用いた場合においても同様にリーク電流を低減することが出来る。*

* [0033]

【発明の効果】本発明のIII - V族化合物半導体の製造方法によれば、加熱した基板上にドーパント原料とIII 族原料とV族原料と希釈用ガスとを供給してバッファ層を成長するIII - V族化合物半導体の製造方法において、前記バッファ層に酸素をドーピングしたので、FE Tのピンチオフ時のリーク電流を大幅に低減することが出来る。

【図面の簡単な説明】

.0 【図1】本発明のIII - V族化合物半導体の製造方法の 一実施例に関わり、酸素濃度とリーク電流の関係を示し た特性図である。

【図2】本発明のIII -V族化合物半導体の製造方法の一実施例に関わり、リーク電流の説明図である。


【図3】従来のIII - V族化合物半導体の製造方法に関わり、FETの構造図である。

【図4】従来のIII - V族化合物半導体の製造方法に関わり、リーク電流発生の説明図である。


【符号の説明】

- 0 11 コンタクト層
 - 12 チャネル層
 - 13 バッファ層
 - 14 基板
 - 15 ソース電極
 - 16 ゲート電極
 - 17 ドレイン電極

【図1】




【図2】



【図3】

11コンタクト層	
12チャネル目	
13パッファ刷	
1 4 基板	

【図4】



フロントページの続き

(51)Int.Cl.' 識別記号 F i デーマント (参考)
H O l L 29/73
29/778
29/778
21/338
29/812
// C 3 0 B 29/40 5 0 2

Fターム(参考) 4G077 AA03 BE46 BE47 DB08 EB01

EF03 HA06

4K030 AA05 AA11 AA17 AA18 BA02 BA08 BA25 CA04 FA10 LA14

5F003 AP04 BF06 BM02 BP05 BP08 BP31

5F045 AB10 AB17 AB18 AC01 AC08 AC11 AC15 AC16 AD11 AE23

AF04 BB16 CA02 CA07 DA53

5F102 FA00 GB01 GC01 GD01 GJ05

GK04 GK05 GK06 GK08 GL05

GN05 GQ01 HC00 HC01 HC05